Evaluating and Comparing the Performance and the Power Consumption of the EESS algorithm for CSS on Heterogeneous Computing Architectures

Al-Fahham, Amel, M.Noori, M.Ali

doi:10.24355/dbbs.084-202112220956-0

Published

Evaluating and Comparing the Performance and the Power Consumption of the EESS algorithm for CSS on Heterogeneous Computing Architectures

English
German

Energy efficiency and high detection accuracy are crucial and essential challenges for cognitive radio sensor networks (CRSNs) to extend the life of wireless sensor networks and save the primary user from the precluded interference using cooperative spectrum sensing. There are several effective methods for achieving energy efficiency in CRSN, based on optimizing the CSS stages. The energy efficient sensor selection (EESS) algorithm is one such method, including in the CSS local sensing stage, and focuses on selecting the sensor nodes that satisfy a good detection performance to conserve the network's energy. Although it is non-convex and NP-complete, it was solved using a convex optimization method after an acceptable transformation during a specific sensing time. In this thesis, it is mentioned to as the EESSC algorithm. Thus, there is a necessity to examine the main problem using different sensing times and to solve it using different optimization methods, in order to compare and confirm the EESSC algorithm's reliability. Similarly, the EESS algorithm needs to be carried out in contemporary computing architecture described by the capability of parallelism and heterogeneity to provide the implementation cost in terms of the performance and the power consumption. Finally, which hardware is suitable for implementing the EESS for CSS with high performance shall be determined.
This work examines solving the SS problem for different cases using metaheuristic methods, as another optimization method, including adaptive genetic algorithm, particle swarm optimization, and an artificial bee colony in software, and considers them as a baseline for comparison. Accordingly, EESSC, EESSG, EESSP, and EESSB algorithms are achieved. Then, these algorithms are parallelized to reduce the run time and provide enhanced performance on heterogeneous systems. Next, the centralized CSS and the parallelized algorithms are individually implemented and evaluated on Zynq SoC using the Vivado tool and on GPU using OpenCL for two cases (N=7 and 14). After that, the whole system, including the accelerated CSS and one of the four accelerated EESS algorithms each time, was implemented and evaluated on GPU and Zynq SoC. Finally, a CPU corei7-3770, a fast and typical CPU, will be used as a baseline to compare the whole system when implemented on GPU or Zynq SoC to reinforce our results and demonstrate that heterogeneous computing architecture is a promising future technology. This thesis shows that the CSS of 50 sensor nodes when N=7, the GPU speedup compared to corei5-4590T, and ARM Cortex A9 is 63.39x and 1100.84x respectively, which are better than for the Zynq SoC. In contrast, for N=14, the speedup of the HW design on Zynq SoC compared to corei5-4590T and ARM Cortex A9 is 59.32x, and 1570x correspondingly, which are superior to the other implementations. In terms of the power consumed in implementing CSS, the HW design approach on the Zynq SoC outperforms the others.
In this dissertation, reference data for N=7 and 14 were applied to the EESSC algorithm and the other three algorithms. All the algorithms fulfill the criteria that three optimum sensor nodes cooperate in CRSN to attain Qd > 0.9 with 94% energy saving for N=7, while only one senor node is enough to achieve Qd > 0.9 with 98% energy saving for N=14. Thus, the EESSC algorithm is reliable and suitable for solving the SS problem for saving energy at different N values. The EESS algorithm's speedup utilized different optimization methods on GPU, and FPGA compared with core i5-4590T is between (1.39x-11.25x) but between (8.41x-134x) compared with the ARM Cortex a9. Therefore, the PSO optimization method promises to solve the SS problem on heterogeneous systems when minimum run time and efficient power consumption are needed. However, the convex optimization method is suitable when less utilized resources,lower Min_energy, and high speedup required. For the entire system, the CSS run time is the most influential in terms of the entire system run time on the heterogeneous systems. The HW design approach is more power-efficient than the others because it is about 3.44 and 1.5 times lower than the GPU and the HW/SW codesign approach, respectively. The same outcomes from the optimum sensor nodes number and the Min-energy value are obtained in FC when N=7 and 14. Moreover, the speedup of the complete system on GPU, HW/SW approach, and HW design approach on Zynq SoC compared with i5-4590T is approximately between (58x-97x), (34x-38x) and (65x-115x) respectively, while it is between (18x-31x), (9x-12x) and (21x-36) correspondingly compared with corei7-3770. Furthermore, the complete system's power consumption on the HW design approach is approximately 1.94 times lower than the corei7-3770, but on GPU, it is 1.77 times higher than for corei7-3770.
This thesis supports the notion that heterogeneous architecture with FPGA is a promising technology because the HW design approach of the Zynq SoC is an excellent platform in terms of speed and power consumption, compared with the GPU and CPU.

Energieeffizienz und hohe Erkennungsgenauigkeit sind entscheidende und wesentliche Herausforderungen für kognitive Funksensornetzwerke (CRSNs), um die Lebensdauer drahtloser Sensornetzwerke zu verlängern und den Hauptbenutzer durch kooperative Spektrums Erfassung vor den ausgeschlossenen Störungen zu schützen. Es gibt mehrere effektive Methoden zur Erzielung von Energieeffizienz in CRSN, die auf der Optimierung der CSS-Stufen basieren. Der EESS-Algorithmus (Energy Effizient Sensor Selektion) ist eine solche Methode, einschließlich der lokalen CSS-Erfassungsphase, und konzentriert sich auf die Auswahl der Sensorknoten, die eine gute Erkennungsleistung erfüllen, um die Energie des Netzwerks zu sparen. Obwohl es nicht konvex und NP-vollständig ist, wurde es unter Verwendung einer konvexen Optimierungsmethode nach einer akzeptablen Transformation während einer bestimmten Erfassungszeit gelöst. In dieser Arbeit wird es als EESSC-Algorithmus bezeichnet. Daher besteht die Notwendigkeit, das Hauptproblem mit unterschiedlichen Erfassungszeiten zu untersuchen und mit unterschiedlichen Optimierungsmethoden zu lösen, um die Zuverlässigkeit des EESSC-Algorithmus zu vergleichen und zu bestätigen. In ähnlicher Weise muss der EESS-Algorithmus in einer modernen Computerarchitektur ausgeführt werden, die durch die Fähigkeit der Parallelität und Heterogenität beschrieben wird, die Implementierungskosten in Bezug auf die Leistung und den Stromverbrauch bereitzustellen. Schließlich ist zu bestimmen, welche Hardware für die Implementierung des EESS für CSS mit hoher Leistung geeignet ist.
Diese Arbeit untersucht die Lösung des SS-Problems für verschiedene Fälle unter Verwendung metaheuristischer Methoden als weitere Optimierungsmethode, einschließlich des adaptiven genetischen Algorithmus, der Partikelschwarmoptimierung und einer künstlichen Bienenkolonie in Software, und betrachtet sie als Vergleichsbasis. Dementsprechend werden EESSC-, EESSG-, EESSP- und EESSB-Algorithmen erreicht. Anschließend werden diese Algorithmen parallelisiert, um die Laufzeit zu verkürzen und die Leistung auf heterogenen Systemen zu verbessern. Als nächstes werden das zentralisierte CSS und die parallelisierten Algorithmen einzeln auf Zynq SoC mit dem Vivado-Tool und auf GPU mit OpenCL für zwei Fälle implementiert und ausgewertet (N = 7 und 14). Danach wurde das gesamte System, einschließlich des jeweils beschleunigten CSS und eines der vier beschleunigten EESS-Algorithmen, auf GPU und Zynq SoC implementiert und evaluiert. Schließlich wird eine CPU corei7-3770, eine schnelle und typische CPU, als Basis verwendet, um das gesamte System bei der Implementierung auf GPU oder Zynq SoC zu vergleichen, um unsere Ergebnisse zu verstärken und zu demonstrieren, dass heterogene Computerarchitektur eine vielversprechende Zukunftstechnologie ist. Diese Arbeit zeigt, dass das CSS von 50 Sensorknoten bei N = 7, die GPU-Beschleunigung im Vergleich zu corei5-4590T und ARM Cortex A9 63,39x bzw. 1100,84x beträgt, was besser ist als beim Zynq SoC. Im Gegensatz dazu beträgt für N = 14 die Beschleunigung des HW-Designs auf Zynq SoC im Vergleich zu corei5-4590T und ARM Cortex A9 59,32x und entsprechend 1570x, was den anderen Implementierungen überlegen ist. In Bezug auf den Stromverbrauch bei der Implementierung von CSS übertrifft der HW-Entwurfsansatz des Zynq SoC die anderen. In dieser Dissertation wurden Referenzdaten für N = 7 und 14 auf den EESSC-Verantwortlichen und den anderen drei Berechtigungen. Alle Rechte erkennen die Rechte, dass drei zentrale Sensorknoten Rechte, um mit minimalem Energieverbrauch für N = 7 zu sehen, um nur um Sensor knoten ausreicht, um mit minimalem Energieverbrauch für N = 14 zu geben. Somit ist der EESSC-zentrale Zugriff und die Lösung der SS-Probleme zur Energieeinsparung bei verschiedenen N-Werten. Für N = 7 Parteien sich im CRSN eine Energieeinsparung von 94%, für N = 14 eine Energieeinsparung von 98%. Bei der Beschleunigung des EESS-Unterschieds wurden verschiedene Optimierungsmethoden für die GPU verwendet, und das FPGA liegt im Vergleich zum Kern i5-4590T zwischen (1,39 x 11,25 x), aber zwischen (8,41 x 134 x) im Vergleich zum ARM Cortex a9. Daher ist das PSO-Optimierungsverfahren, das SS-Problem auf heterogener zugehöriger zu gehören, wenn eine geringere Anzahl und ein gewisser Stromverbrauch erforderlich sind. Die konvexe Optimierungsmethode ist sicher, wenn weniger, wenn weniger, weniger min_energy und eine hohe Anzahl sind. Für das gesamte System ist die CSS-Laufzeit in Bezug auf die gesamte Systemlaufzeit auf den heterogenen Systemen am einflussreichsten. Der HW-Entwurfsansatz ist energieeffizienter als die anderen, da er etwa 3,44- und 1,5-mal niedriger ist als der GPU- bzw. der HW / SW-Codesign-Ansatz. Die gleichen Ergebnisse aus der optimalen Anzahl der Sensorknoten und dem Min-Energie-Wert werden in FC erhalten, wenn N = 7 und 14. Darüber hinaus werden die Beschleunigung des Gesamtsystems auf GPU, HW / SW-Ansatz und HW-Entwurfsansatz auf Zynq SoC verglichen mit i5-4590T liegt ungefähr zwischen (58x-97x), (34x-38x) bzw. (65x-115x), während es zwischen (18x-31x), (9x-12x) und (21x-36) entsprechend verglichen wird mit corei7-3770. Darüber hinaus ist der Stromverbrauch des Gesamtsystems beim HW-Design-Ansatz ungefähr 1,94-mal niedriger als beim Corei7-3770, bei der GPU jedoch 1,77-mal höher als beim Corei7-3770.
Diese Arbeit unterstützt die Auffassung, dass heterogene Architektur mit FPGA eine vielversprechende Technologie ist, da der HW Entwurfsansatz des Zynq SoC im Vergleich zu GPU und CPU eine hervorragende Plattform in Bezug auf Geschwindigkeit und Energieeffizienz darstellt.